Глоссарий    
 СОДЕРЖАНИЕ
 Введение
 1. Развитие архитектуры
 2. Структура МП
 3. Ресурсы МП
 4. Управление памятью
 5. Защита
 6. Многозадачность
 7. Прерывания и исключения
 8. Инициализация МП
 9. Эмуляция 8086
 Глоссарий
 ПРАКТИКА
 1. Семантический разрыв
 2. CPUID
 3. Защищенный режим
 Вопросы и задания

Радиоэлектроника

iq.karelia.ru

А Б В Г Д Е Ж З И К Л М Н О П Р С Т У Ф Х Ц Ч Ш Щ Э Ю Я

А-Д
авария [7.2]
abort
Исключение, не позволяющее осуществить рестарт программы и точно локализовать команду, вызвавшую это исключение. Исключения типа "авария" генерируются при обнаружении серьезных ошибок, таких как неразрешенные или несовместимые значения в системных таблицах или аппаратные сбои.
аппаратное прерывание [7.1]
hardware interrupt
Прерывание от (внешнего) периферийного устройства, по которому процессор узнает о возникновении асинхронного события.
аппаратный сброс [8.]
hardware reset
Перевод системы в предопределенное (исходное) состояние.
битовая карта перенаправления программных прерываний [9.2]
software interrupt redirection bit map
Механизм защиты, позволяющий задаче в состоянии V86 обрабатывать программные прерывания при помощи обработчиков для МП 8086, не переключаясь в защищенный режим. Каждому прерыванию соответствует определенный бит в этой карте, который определяет для задачи возможность обработки прерывания в состоянии V86.
битовая карта разрешения ввода-вывода [3.6] [6.1]
I/O permission bit map
Механизм защиты, предоставляющий право непривилегированному коду выполнять операции с отдельными портами ввода-вывода. Каждому порту ввода-вывода соответствует определенный бит в этой карте, который определяет для задачи возможность доступа к данному порту.
ввод-вывод с отображением в память [3.6]
memory-mapped I/O
Способ управления периферийными устройствами, при котором управляющие регистры устройств рассматриваются как ячейки оперативной памяти и могут считываться и изменяться с использованием обычных операций запоминания и выборки.
вектор прерывания [7.] [9.1]
interrupt vector
1. Номер прерывания или исключения.
2. В реальном режиме: элемент IDT, представляющий собой адрес обработчика прерывания или исключения.
виртуальная память [3.1] [4.3]
virtual memory
Система, в которой рабочее адресное пространство процесса превышает размер фактически имеющейся в системе оперативной памяти, при этом недостаток быстродействующей оперативной памяти заполняется за счет внешней более медленной или более дешевой памяти (винчестер, флэш-память и т.п.) При обращении процесса к ячейкам виртуального адресного пространства срабатывает механизм подкачки.
вложение задач [6.3]
task nesting
Способ переключения с одной задачи на другую, при котором предыдущая задача приостанавливается, но обеспечивается ее корректное возобновление с прерванного места после выполнения новой задачи. Новая задача считается вложенной в приостановленную.
выравнивание [3.5] [5.1]
alignment
Способ размещения многобайтных слов в памяти, при котором слова размещаются по адресу, кратному их разрядности: 16-битные слова - по четным адресам, 32-битные слова - по адресам, кратным четырем и т.п. Такой способ размещения позволяет сократить количество циклов обращения к памяти.
двоично-десятичное кодирование [3.5]
binary-coded decimal (BCD)
Код, в котором десятичная цифра представлена в виде группы из 4 или 8 двоичных цифр (битов).
двойная независимая шина [1.]
dual independent bus (DIB)
Способ организации доступа памяти, когда для доступа к кэшу и для доступа к внешней памяти используются раздельные шины.
дескриптор [4.1]
descriptor
Структура, используемая механизмом сегментации в защищенном режиме, содержит характеристики сегмента или определенного системного объекта: базовый адрес в линейном адресном пространстве, предел, тип, права доступа и др.
Е-Л
"заворачивание" [9.1] [9.2]
wrapping
Возможность систем с фиксированной разрядностью адреса отбрасывать биты, выходящие за разрядность шины адреса, позволяя, таким образом, обращаться к младшим адресам адресного пространства при помощи логических адресов, вызывающих переполнение разрядной сетки адреса.
задача [6.]
task
Объект, содержащий поток инструкций для процессора, который процессор может выполнять, приостанавливать и осуществлять над ним диспетчеризацию. В качестве задачи может выполняться прикладная программа, сервис операционной системы, ядро операционной системы, обработчик прерывания или исключения и др. Все команды процессора выполняются в контексте той или иной задачи.
запрашиваемый уровень привилегий [4.1] [5.3]
requested privilege level (RPL)
Уровень привилегий, требующийся программе для доступа к тому или иному сегменту. С помощью RPL программа может только понизить свои привилегии при доступе к какому-либо сегменту.
исключение [7.] [7.2]
exception
Непредопределенное (обычно синхронное) событие в процессе, возникающее при попытке осуществления процессом неизвестного или запрещенного действия. При этом исполнение текущей последовательности команд приостанавливается, а вместо нее начинает выполняться другая последовательность, соответствующая данному исключению.
каталог таблиц [4.3]
page directory
Структура 1-го уровня, используемая двухуровневым механизмом страничной трансляции в защищенном режиме, ее элементы (PDE) содержат характеристики таблиц страниц (элементы 2-го уровня): физический адрес, права доступа и прочие атрибуты.
комплементарное кодирование [3.5]
complementary coding
Способ представления чисел в системе с фиксированной разрядностью, при котором каждое положительное целое число представлено в своем обычном виде, а отрицательные числа - в виде дополнений до 1 (поразрядная инверсия + 1).
контроль методом функциональной избыточности [1.]
functional redundancy checking (FRC)
Способ организации вычислений, при котором процессоры многопроцессорной системы для обеспечения надежности системы дублируют операции, производимые основным процессором.
кэш [1.] [2.] [3.3] [3.6] [4.3]
cache
Запоминающее устройство, используемое в качестве буфера между процессором и самой памятью. Ячейки оперативной памяти являются менее быстродействующими устройствами, чем регистры процессора и сам процессор. Кэш предназначен для выравнивания степени доступности устройств этих двух типов за счет временного хранения содержимого ячеек оперативной памяти.
кэш с обратной записью [1.] [3.3] [4.3]
write-back cache
Кэш, в котором алгоритм кэширования позволяет для увеличения производительности откладывать и группировать операции записи в память.
кэш со сквозной записью [1.] [3.3] [4.3]
write-through cache
Кэш, в котором используется алгоритм немедленного отображения изменений в памяти, вызванных операциями записи. Таким образом обеспечивается постоянное соответствие данных в памятью с их образом в кэше.
линейное адресное пространство
linear address space
Непрерывное адресное пространство программы в системе со сплошной моделью памяти.
линейный адрес [3.2] [4.1]
linear address
Адрес, необходимый для указания ячейки при использовании сплошной модели памяти, представляет собой смещение в линейном адресном пространстве.
ловушка [7.2]
trap
Исключение, возникающее на границе команд сразу же после команды, вызвавшей это исключение. Значения регистров CS и EIP, заносимые в стек обработчика, указывают на очередную команду.
логический адрес [3.2] [4.1]
logical address
Адрес, необходимый для указания ячейки при использовании сегментированной модели памяти, состоящий из двух элементов: селектора сегмента и смещения.
М-П
многозадачность [3.1] [6.]
multitasking
Метод управления компьютерной системой, когда отдельные задачи выполняются так, как если бы они выполнялись параллельно на отдельных процессорах с общей памятью. За исключением пауз для взаимодействия или синхронизации с другими задачами, каждая задача работает параллельно с другими задачами.
модель режима реального адреса [3.2]
real-address mode model
Частный случай сегментированной модели памяти, реализованный в МП 8086, при котором программа работает в адресном пространстве, представляющем собой непрерывный массив сегментов фиксированной длины.
монитор V86 [9.2]
virtual-8086 monitor
Программная секция, обеспечивающая инициализацию и взаимодействие кода для МП 8086, функционирующего в рамках задачи в состоянии V86, с операционной системой, с обработчиками прерываний и исключений.
нарушение (отказ) [7.2]
fault
Исключение, которое обнаруживается либо перед исполнением, либо во время исполнения команды. При этом процессор переходит в состояние, позволяющее осуществить рестарт команды. В качестве адреса возврата в стек обработчика заносится адрес вызвавшей исключение команды.
нуль-селектор [4.1] [4.2] [5.2]
null-selector
Селектор, соответствующий первому элементу глобальной дескрипторной таблицы. Не идентифицирует ни один сегмент. Не может использоваться для обращения к памяти.
обработчик прерывания/исключения [7.]
interrupt/exception handler
Программная секция, которой передается управление при возникновении прерывания или исключения и которая определяет дальнейшие действия.
отказ
См. нарушение
параграф [3.2]
paragraph
Выровненный 16-байтный блок памяти в модели режима реального адреса.
переключение стека [5.3] [7.3]
stack switch
Механизм, обеспечивающий защиту данных в стеках разных уровней привилегий. Этот механизм срабатывает при переходе процессора с одного уровня привилегий на другой (при передаче управления через шлюз вызова или при вызове обработчика прерывания или исключения).
подкачка [3.1] [3.1] [4.3]
swapping
Метод управления использованием виртуальной памяти на основе перезаписи информации из оперативной памяти во внешнюю вспомогательную память в те периоды, когда эта информация не используется, и перемещении информации обратно в основную память, когда в ней снова возникает необходимость.
подчиняемый сегмент кода [4.1] [5.3]
conforming code segment
Сегмент кода, который вне зависимости от уровня привилегий своего дескриптора выполняется с привилегиями вызвавшего его кода.
порт ввода-вывода [3.6]
I/O port
Функциональный блок периферийного устройства типа регистр, сопрягаемый с системной шиной микропроцессорной системы. Порт может работать либо только в режиме ввода, либо только в режиме вывода, либо в двунаправленном режиме. Каждому порту ввода-вывода сопоставляется уникальный адрес в специальном адресном пространстве микропроцессора.
предел сегмента [5.1]
segment limit
Максимальное смещение в сегменте (адрес последнего байта).
прерывание [7.] [7.1]
interrupt
Сигнал, по которому процессор узнает о возникновении асинхронного события. При этом исполнение текущей последовательности команд приостанавливается, а вместо нее начинает выполняться другая последовательность, соответствующая данному прерыванию.
префикс [3.4]
prefix
Опциональная часть кода инструкции, добавляющая определенные особенности выполнения инструкции: повторение инструкции, блокировку шины при выполнении инструкции, явное использование определенного сегментного регистра, смену размера операнда или адреса. Несколько префиксов могут использоваться совместно.
программное прерывание [7.1]
software interrupt
Предопределенное (обычно синхронное) событие в процессе, при котором процесс обращается к тому или иному сервису операционной системы.
пространство портов ввода-вывода [3.6]
I/O port address space
Адресное пространство, предназначенное для работы с портами ввода-вывода. В этом адресном пространстве каждая ячейка может представлять какой-либо порт того или иного периферийного устройства. Сигналы на шине микропроцессора позволяют отличать адреса в пространстве портов ввода-вывода от адресов, формируемых при обращении к оперативной памяти.
процессор с полным набором команд [1.]
complete instruction set computer (CISC)
Тип архитектуры микропроцессоров, в которой используется расширенный набор встроенных команд. Производительность в таких системах достигается за счет меньшего (по сравнению с RISC) кода программ.
процессор с сокращенным набором команд [1.]
reduced instruction set computer (RISC)
Тип архитектуры микропроцессоров, в которой из-за относительно небольшого набора встроенных команд и, как следствие, увеличения скорости декодирования команд обеспечивается существенное улучшение быстродействия и производительности.
прямой порядок байт [3.5]
little-endian
Порядок байт, при котором при размещении многобайтного слова младшие (менее значащие) байты располагаются по меньшим адресам, а старшие (более значащие) - по бóльшим адресам. Адресом всего многобайтного слова считается адрес его самого младшего байта.
Р-С
расширение виртуального режима [9.2]
virtual-8086 mode extension (VME)
Механизм, позволяющей задаче в состоянии V86 использовать виртуальный флаг прерывания и битовую карту перенаправления программных прерываний.
расширение размера страниц [3.3] [4.3]
page size extension
Механизм, позволяющий совместно использовать двухуровневую и одноуровневую страничную трансляцию с различными фиксированными размерами страниц.
расширение физического адреса [3.3] [4.3]
physical address extension (PAE)
Механизм архитектуры P6, обеспечивающий формирование 36-битного физического адреса в ходе страничной трансляции.
сегмент [3.2]
segment
Блок виртуальной памяти, который представляется программе независимым адресным пространством с определенными свойствами: типом, размером, правами доступа и др.
сегмент состояния задачи [6.1] [6.2]
task state segment (TSS)
Сегмент памяти, предназначенный для хранения контекста процессора при приостановке задачи. TSS содержит также дополнительные элементы, обеспечивающие вложение задач и различные механизмы защиты.
сегментированная модель [3.2]
segmented memory model
Способ организации памяти, при котором программа оперирует группой независимых адресных пространств, каждое из которых называется сегментом. Обычно для кода, данных и стека используются отдельные сегменты.
селектор сегмента [3.2] [4.1]
sement selector
Идентификатор, однозначно указывающий на сегмент при использовании сегментированной модели памяти.
симметричная многопроцессорная обработка [1.]
symmetric multiprocessing (SMP)
Способ организации вычислений, при котором и операционная система, и прикладные программы могут использовать любой процессор многопроцессорной системы.
системная ("фасадная") шина [1.]
front-side bus (FSB)
Внешняя шина микропроцессора, по которой происходит обмен с памятью и внешними устройствами.
смещение [3.2] [4.1]
offset
Относительный адрес от начала некоторого блока данных (сегмента, страницы, таблицы и т.п.)
спекулятивное выполнение [1.]
speculative execution
Способность процессора выполнять операции за ветвлением, которое еще не обработано, и, в конечном итоге, собирать результаты в порядке следования инструкций. Т.е. в исполнительных блоках команды обрабатываются не в том порядке, в каком они расположены в программе.
сплошная модель памяти [3.2]
flat memory model
Способ организации памяти, при котором программа оперирует с единым непрерывным адресным пространством, называемом линейным адресным пространством. Код, данные и стек программы размещаются в этом пространстве.
страница [3.2] [4.3]
page
Блок виртуальной памяти фиксированного размера, которым оперирует механизм страничной трансляции.
страничная трансляция [3.1] [3.2] [4.3]
paging
Способ управления виртуальной памятью, при котором виртуальное адресное пространство делится на блоки равной длины - страницы. В таком случае именно страницы участвуют в подкачке. В процессе страничной трансляции адрес в виртуальном пространстве делится как минимум на две части: старшая часть адреса выбирает страницу, а младшая - конкретную ячейку памяти на выбранной странице.
суперскалярная архитектура [1.] [2.]
superscalar architecture
Архитектура, на основе двух и более исполнительных конвейеров (в отличие от скалярной - одноконвейерной архитектуры).
Т-Я
таблица векторов прерываний [9.1]
interrupt vector table
Таблица адресов обработчиков прерываний и исключений для МП 8086 и реального режима IA-32.
таблица страниц [4.3]
page table
Структура 2-го уровня, используемая двухуровневым механизмом страничной трансляции в защищенном режиме, ее элементы (PTE) содержат характеристики страниц: физический адрес, права доступа и прочие атрибуты.
текущий уровень привилегий [5.3]
current privilege level (CPL)
Уровень привилегий, с которым связан выполняемый в данный момент сегмент кода.
уровень привилегий [5.3]
privilege level (PL)
Состояние процессора, определяющее характеристики разграничения доступа к тем или иным объектам виртуальной памяти или выполнения специальных инструкций.
уровень привилегий ввода-вывода [3.6] [5.4]
I/O privilege level (IOPL)
Необходимый уровень привилегий для выполнения операций в пространстве портов ввода-вывода и операций с флагом прерываний.
уровень привилегий дескриптора [4.1] [5.3]
descriptor privilege level (DPL)
Уровень привилегий, с которым связан описываемый данным дескриптором сегмент и системный объект.
"фасадная" шина
См. системная шина
физический адрес [3.2]
physical address
Адрес ячейки в физической памяти, выставляемый процессором на системную шину при обращении к оперативной памяти.
шлюз вызова [4.2] [5.3]
call gate
Системный дескриптор, указывающий на точку входа в определенную процедуру. Обеспечивает переключение уровней привилегий или взаимодействие 16-битного и 32-битного кода.
шлюз задачи [4.2] [6.3] [7.3]
task gate
Системный дескриптор, используемый для переключения на другую задачу.
шлюз ловушки [4.2] [7.3]
trap gate
Системный дескриптор, указывающий на точку входа в обработчик прерывания или исключения (при вызове обработчика состояние флага IF не меняется).
шлюз прерывания [4.2] [7.3]
interrupt gate
Системный дескриптор, указывающий на точку входа в обработчик прерывания (при вызове обработчика флаг IF сбрасывается, блокируя обработку маскируемых прерываний).
эффективный уровень привилегий [5.3]
effective privilege level (EPL)
Уровень привилегий, предоставляемый программе для доступа к тому или иному сегменту, вычисляется как наибольшее значение между CPL и RPL.
  А Б В Г Д Е Ж З И К Л М Н О П Р С Т У Ф Х Ц Ч Ш Щ Э Ю Я